电力线通信中LDPC译码器的优化设计与实现

文档大小：292 KB 资料语言：中文版文档格式：PDF电子文档上传时间：2021-04-26 15:25:35 所属栏目：电力电气

简介
摘要：
电力线信道的噪声干扰很强，严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译码器硬件结构优化方法，并通过 FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算，便于 FPGA实现。本文方案提供的结构与常用的部分并行译码结构相比，节省了大量硬件资源。经软硬件仿真验证，硬件BP实现结构性能接近浮点 BP算法，能应用于电力线通信等信噪比较低的传输领域。